

# Corso di Architettura degli Elaboratori e Laboratorio (M-Z)

## Pipelining

*Nino Cauli*



UNIVERSITÀ  
degli STUDI  
di CATANIA


Dipartimento di Matematica e Informatica

# Parallellizzare un architettura a 5 stadi


- Per svolgere compiti sempre più complessi in tempi ridotti abbiamo bisogno di aumentare le prestazioni di un calcolatore
- Essere in grado di parallelizzare l'esecuzione di istruzioni dividendola in stadi è la soluzione adottata dalle architetture RISC
- L'idea è usata da tempo è usata nelle catene di montaggio delle fabbriche
- Sebbene un'automobile potrebbe impiegare una giornata ad essere prodotta, la possibilità di lavorare su diverse auto in stadi differenti permette di produrne una ogni pochi minuti



- Data la semplicità della codifica delle istruzioni, i processori RISC possono essere strutturati in un architettura a stadi
- Abbiamo visto una possibile suddivisione in 5 stadi: **Prelievo** – **Decodifica** – **Elaborazione** – **Memoria** - **Scrittura**
- Nel caso migliore (senza cache miss) si hanno 5 istruzioni eseguite in parallelo
- Sebbene un'istruzione impieghi 5 cicli di clock per essere eseguita, una volta che 5 istruzioni sono in esecuzione parallela, ogni istruzione viene ultimata ogni ciclo di clock




- Per gestire l'esecuzione in **pipeline** di più istruzioni, è necessario mantenere delle informazioni tra uno stadio e l'altro
- Queste informazioni vengono mantenuti nei **buffer interstadi**
- I buffer interstadi contengono
  - i rispettivi registri interstadio (RA, RB, PC\_Temp, etc.)
  - Il registro IR (Per mantenere gli identificatori dei registri sorgente e destinazione)
  - Segnali di controllo per i vari stadi




- Non sempre è possibile avere la situazione ideale in cui si eseguono 5 istruzioni in parallelo
- Spesso avvengono dei **conflitti** che ritardano l'ingresso di nuove istruzioni nella pipeline
- I possibili tipi di conflitto sono:
  - **Dipendenze di dato**
  - **Ritardi nell'accesso alla memoria**
  - **Ritardi nei salti**
  - **Limiti di risorse**

- Una dipendenza di dato avviene quando un'istruzione contiene un registro sorgente che non è stato ancora aggiornato dalle istruzioni precedenti
- Si considerino le seguenti istruzioni:



- L'istruzione Add aggiornerà il contenuto di R2 alla fine della sua fase di scrittura
- L'istruzione Subtract legge il contenuto di R2 nella sua fase di decodifica, ma l'istruzione Add è ancora alla fase di esecuzione
- L'istruzione Subtract dovrà rimanere in stallo finché R2 non sarà aggiornato (3 cicli di clock)

- Per porre in stallo un'istruzione si possono inserire delle **istruzioni nulle (NOP)** tra le due istruzioni in conflitto
- Ciascuna NOP crea un ciclo di inattività chiamato **bolla**
- Le istruzioni nulle possono essere generate **via software dal compilatore** o **via hardware attraverso dei circuiti di controllo più complessi**
- I compilatori ottimizzanti possono riordinare il codice in modo da spostare istruzioni utili nelle posizioni delle NOP







# Inoltro degli operandi (forwarding)




- Per risolvere il problema si può ricorrere all'inoltro degli operandi (**operand forwarding**)
- In questo caso registri interstadio successivi vengono inoltrati a stadi precedenti
- Per esempio, RZ può essere reso disponibile direttamente nello stadio di esecuzione attraverso dei moltiplicatori
- In questo modo si elimina lo stallo del caso precedente






# Inoltro degli operandi (forwarding)


- L'inoltro può avvenire anche con il registro RY
- In questo caso si risolvono ritardi in situazioni simili alla seguente:




- Gli accessi alla memoria alcune volte necessitano di diversi cicli di clock
- Nei casi in cui un dato da leggere non sia nella cache (**cache miss**), si possono avere ritardi di 10 o più cicli di clock
- In questi casi tutte le istruzioni successive dovranno essere ritardate dello stesso numero di passi




- Durante un'istruzione di salto incondizionato, l'indirizzo di destinazione viene caricato nel PC durante il passo 3
- Le due istruzioni successive entrate nella pipeline verranno quindi scartate
- Avviene quindi una penalità di salto di due cicli di clock
- Lo stesso problema avviene nei salti condizionati quando la condizione è vera



- Per ridurre la penalità di salto ad 1 ciclo di clock, si può modificare l'hardware visto finora in modo da **valutare ed eseguire il salto nello stadio di Decodifica**
- Si devono anticipare 2 operazioni:
  - Determinare l'indirizzo di destinazione (aggiungere un sommatore nel passo 2)
  - Valutare la condizione di salto (spostare il circuito comparatore nel passo 2, usando come ingressi direttamente le uscite del banco dei registri)



- Normalmente, se avviene un salto le istruzioni prelevate dopo l'istruzione di salto vengono scartate
- Nel **Salto Differito** le istruzioni successive salto vengono eseguite in ogni caso
- Il compilatore tenterà di riorganizzare le istruzioni in modo da posizionare dopo il salto istruzioni da eseguire in ogni caso
- Nel caso il compilatore non trovi istruzioni valide, inserisce delle NOP




- Per i salti non differiti, si ha sempre un ritardo di un'istruzione se la condizione di salto è vera
- Se fossimo in grado di predire il risultato del salto potremmo caricare l'indirizzo di destinazione direttamente al passo di prelievo
- Vediamo 2 modalità di predizione:
  - **Predizione statica**
  - **Predizione dinamica**

- Modo più semplice in cui viene sempre supposto che un salto condizionato non sia effettuato (o al contrario che venga sempre effettuato)
- Nel caso di salti all'indietro a fine ciclo è più probabile che il salto avvenga, viceversa nei salti in avanti che non avvenga
- Il processore può determinare il segno dello spiazzamento per decidere come comportarsi
- Un'altra soluzione è quella di includere nell'istruzione macchina un bit di predizione



- Nella **predizione dinamica** si usa l'attuale comportamento di salto per influenzare la predizione
- La forma più semplice presenta 2 stati descritti dalla macchina a stati (a):
  - **PS**: Probabilmente salta
  - **PNS**: Probabilmente non salta
- Una forma più elaborata presenta 4 stati (macchina a stati (b)):
  - **MPS**: Molto probabilmente salta
  - **PS**: Probabilmente salta
  - **PNS**: Probabilmente non salta
  - **MPNS**: Molto probabilmente non salta



- Per poter eseguire la predizione nello stadio di Fetch (il primo stadio) si ha bisogno di una memoria piccola e veloce chiamata **Buffer di destinazione di salto**
- Il buffer di destinazione di salto conterrà una tabella con tutte le istruzioni di salto del programma. Per ogni istruzione saranno salvate le seguenti informazioni:
  - **Indirizzo dell'istruzione di salto**
  - **Uno o due bit di stato per l'algoritmo di predizione**
  - **Indirizzo di destinazione del salto**
- Una volta prelevata un'istruzione, il suo indirizzo verrà cercato nella tabella
- Se l'istruzione prelevata è un salto si useranno le informazioni in tabella per aggiornare il PC
- Per grandi programmi la tabella non contiene tutte le istruzioni di salto, ma viene aggiornata man mano

- La pipeline può andare in stallo quando una risorsa hardware è richiesta da più istruzioni contemporaneamente
- Esempio:
  - In ogni ciclo di clock si ha un accesso alla cache per prelevare la prossima istruzione
  - Quando un'istruzione accede alla memoria (Load o Store) si avrà uno stallo
- Per evitare il problema si possono avere cache separate per istruzioni e dati

## Valutazione prestazioni di un processore **senza pipeline**

- Tempo di esecuzione  $T$  ( $N$  = Numero istruzioni macchina,  $S$  = Cicli di clock per istruzione,  $R$  = frequenza di clock del processore):

$$T = (N \times S) / R$$

- Frequenza di operazione (**throughput**)  $P_{np}$ :

$$P_{np} = R / S$$

## Valutazione prestazioni di un processore **con pipeline**

- Frequenza di operazione (**throughput**)  $P_p$  (caso ottimo):

$$P_p = R / 1 = R$$

- Nel caso di conflitti il numero medio di cicli di clock per istruzione  $S$  aumenta
- Ogni tipologia di conflitto indipendente aumenta  $S$  di un delta  $\delta$  dato dalla percentuale di occorrenze del conflitto  $p$  per il numero medio di cicli di stallo introdotti  $c$ :
  - Conflitti di dipendenza di dato:  $\delta_{dato} = p_{dato} \cdot c_{dato}$
  - Conflitti di salto:  $\delta_{salto} = p_{salto} \cdot c_{salto}$
  - Conflitti di cache miss:  $\delta_{miss} = p_{miss} \cdot c_{miss}$
- Il throughput tenente conto dei ritardi introdotti dai conflitti sarà quindi:

$$P_p = R / (S + \delta_{dato} + \delta_{salto} + \delta_{miss})$$

- Assumiamo le statistiche di occorrenza dei conflitti seguenti:
  - Probabilità dipendenze di dato con stalli di 1 ciclo: 10%
  - Probabilità salti : 20%
  - Accuratezza predizioni di salto (assumendo stallo di 1 ciclo in caso di errore): 90%
  - Probabilità di cache miss nella fase di prelievo: 5%
  - Probabilità di cache miss durante istruzioni di load/store: 10%
  - Probabilità di incontrare istruzioni load/store: 30%
  - Cicli di attesa in caso di cache miss: 10


$$\begin{aligned} S_{\text{conflitti}} &= S + \delta_{\text{dato}} + \delta_{\text{salto}} + \delta_{\text{miss}} = 1 + (0.1 \cdot 1) + (0.2 \cdot 0.1 \cdot 1) + ((0.05 + 0.3 \cdot 0.1) \cdot 10) = \\ &= 1 + 0.1 + 0.02 + 0.8 = 1.92 \end{aligned}$$

- Caso ottimale per i processori con pipeline visti finora: **1 istruzione / ciclo di clock**
- Processori con più di unità di esecuzione (ciascuna organizzata in pipeline) possono ridurre il throughput eseguendo in parallelo più istruzioni
- Le unità di esecuzione possono essere unità aritmetiche (per interi, per numeri in virgola mobile e per array) e unità di accesso alla memoria
- Questi processori usano l'**emissione multipla** e vengono chiamati **SUPERSCALARI**
- I processori superscalari sono formati dalle seguenti componenti e buffer:
  - **Unità di prelievo** (Fetch unit) e **Coda di istruzioni**
  - **Unità di smistamento** (Dispatch unit) e **Stazioni di prenotazione**
  - Varie **unità di esecuzione** e **Registri temporanei**
  - **Unità di commitment** e **Buffer di riordino**



# Esempio processore a 2 unità di elaborazione

- Caso di un processore multiscalare con 2 unità di elaborazione:
  - **Unità aritmetica** (per eseguire le istruzioni aritmetiche e logiche)
  - **Unità Load/Store** (per eseguire le istruzioni di accesso alla memoria)
- **L'unità aritmetica** è composta da un solo stadio (esecuzione in un ciclo)
- **L'unità Load/Store** è composta da 2 stadi (un ciclo per il calcolo dell'indirizzo e uno per l'accesso alla memoria)
- Il banco di registri deve permettere la lettura di 4 registri e la scrittura di 2 in un solo passo



# Esempio elaborazione 4 istruzioni

- Prendere questa sequenza di istruzioni come esempio:


**Add R2, R3, #100**

**Load R5, 16(R6)**

**Subtract R7, R8, R9**

**Store R10, 24(R11)**

- Le istruzioni aritmetiche e di accesso alla memoria possono essere eseguite in parallelo a coppie
- Quindi nei primi due cicli di clock si possono mandare in esecuzione le quattro istruzioni



- Nella fase di smistamento il processore deve assicurarsi che tutte le risorse necessarie ad un'istruzione siano disponibili.
- Nello specifico, per inviare un'istruzione l'unità di smistamento deve verificare che:
  - **Siano disponibili e che vengano prenotati i registri temporanei per contenere i risultati**
  - **Ci sia spazio a disposizione nella stazione di prenotazione dell'unità di esecuzione desiderata**
  - **Ci sia una locazione disponibile nel buffer di riordino**
- L'unità di smistamento deve, inoltre, prevenire i **deadlock** (casi in cui due istruzioni rimangono bloccate a causa di dipendenze reciproche)

- Può avvenire che due istruzioni dipendenti vengano inviate a due unità di esecuzione differenti e non se ne possa garantire l'ordine di esecuzione
- In questo caso bisogna bloccare l'esecuzione dell'istruzione con dipendenze di dato finché l'altra istruzione non sia stata eseguita
- Dei buffer specifici chiamati **stazioni di prenotazione** sono presenti all'ingresso di ciascuna unità di esecuzione. Essi contengono:
  - **L'istruzione smistata in attesa di esecuzione**
  - **Informazioni e operandi rilevanti a ciascuna istruzione smistata**
- Appena i risultati che creano dipendenze vengono calcolati sono inoltrati alle stazioni di prenotazione
- Un'istruzione viene mandata in esecuzione solo quando tutti i suoi operandi sono disponibili

- A causa di cache miss o eccezioni possono avvenire esecuzioni di istruzioni fuori ordine
- In questi casi si rischia che un'istruzione che non sarebbe dovuta essere eseguita modifichi i contenuti di registri e/o locazioni di memoria (**eccezioni imprecise**)
- Per evitare il problema, i risultati generati dalle unità di esecuzione vengono memorizzati in registri temporanei che assumono il ruolo dei registri permanenti (**ridenominazione dei registri**)
- L'**unità di commitment** ha il compito di trasferire i risultati nei registri permanenti secondo l'ordine di prelievo
- Per questo scopo viene usata una coda chiamata **buffer di riordino** dove vengono poste in coda le istruzioni nel loro ordine di prelievo

- I processori CISC introducono diversi problemi nella realizzazione di pipeline per l'esecuzione parallela:
  - **Complessità della codifica delle istruzioni**
  - **Modi di indirizzamento più complessi**
  - **Utilizzo dei bit di esito**
  - **Trasferimento di dati tra locazioni di memoria**

## Soluzione processori Intel Core i7

- I processori Intel Core i7 hanno larghezza di **emissione multipla di 4 istruzioni** e una **pipeline a 14 stadi**
- Le istruzioni CISC vengono dinamicamente convertite in micro-operazioni in stile RISC
- Le micro-operazioni vengono eseguite in pipeline